（搜了半天没有一样的供我借用，只好自己写一篇了.GIF）

题目描述：

     自动售糖机的时序逻辑电路设计

•       糖果15分一颗
•       每次可投5分或10分
•       不具有找钱功能，剩下的钱存在售糖机中，待下次达到出糖钱数时，出糖

设计过程：

    摩尔型（输出只与当前状态有关，而与电路输入无关）：

1. 确定 输入输出，及相关状态

         

 2. 绘制状态转换图：

3. 绘制状态转换表

4. 状态编码

 5. 用状态编码重写状态转换表

 6. 写下一状态与输出的逻辑布尔表达式

• 下一状态的布尔表达式：

S0* = 

S1* = 

S2* =  

• 输出的布尔表达式：

c = S2'S1S0 + S2S1'S0'  

          注释： S’ == S非

7. logisim绘制电路图：

绘制步骤：

1. 利用logisim自动生成电路功能生成输出为下一状态（S22, S11, S00），输入为当前状态（S2, S1, S0）及d与n（以拨码开关形式加入）的电路图 

2. 删除输出引脚，利用分线器将输出连接为一根线，作为寄存器的数据输入，接入到寄存器（注意要调整数据位宽）

3. 将寄存器输出端即Q段接入分线器，并将输出的下一状态(S22, S11, S00)接回输入状态（S2, S1, S0），然后删除输入引脚

4. 最后，在电路中加入输出逻辑电路（即c与S2, S1, S0的关系电路）

创新：

1. 七段数码管显示售糖机余额，计数器记录出糖数 
2. 采用缓冲门使时钟与输入同步
3. 设计逻辑电路排除同时投5分钱与10分钱的不合理情况
4. 使用隧道美化电路
 

趁热打铁： 交通信号灯电路图（没有详细过程，就是保存着玩玩）